ASML、TSMC、imecが世界初「2D材料」トランジスタの300mmウェハー統合実証に成功

　現在の半導体製造において、シリコンをチャネル材料とするトランジスタの微細化は物理的な限界に直面している。極小スケールではソースとドレインが接近しすぎることで、オフ時のリーク電流の増大など短チャネル効果が顕著になるためである。この課題を解決する代替手段として、原子レベルの薄さを持ちながら優れた電気的特性を示す遷移金属ダイカルコゲナイド（TMD）などの2D材料が注目されてきた。

　しかし、これまでは主に実験室規模での実証にとどまり、産業界が求める300mmウェハーでの量産プロセスへの適用は困難であった。今回、先端半導体研究機関のimec、露光装置大手のASML、世界最大のファウンドリであるTSMCからなる研究コンソーシアムは、この技術的障壁を突破した。


　2026年のIEEE/JSAP VLSIシンポジウムでの発表によると、n型電界効果トランジスタ（nFET）に二硫化モリブデン（MoS2）、p型電界効果トランジスタ（pFET）に二硫化タングステン（WS2）または二セレン化タングステン（WSe2）を使用し、コンタクト・ポリ・ピッチ（CPP）50nmという寸法で両極性のトランジスタを同一の300mmウェハー上に統合した。

　この統合には、シングルパターニングEUVリソグラフィが活用され、最先端ノードと互換性のあるピッチを実現している。また、プロセスにおいては「リバース」薄膜トランジスタ（TFT）構造と呼ばれる手法が採用された。あらかじめパターニングされたトレンチの上にTMDチャネル材料を転写し、下部にコンタクトを配置することで、コンタクト抵抗の増大を回避している。この新しい構造と材料工学の適用により、正常動作するトランジスタの歩留まりは94%に達し、極めて低いオフ電流と良好な電流・電圧特性が実証された。

　特にpFETは実験室レベルのデバイスに近い性能を示している。今回の実証は、2D材料トランジスタを実際の半導体工場（ファブ）へ移行させるための重要なステップとなる。今後は次世代ロジックデバイスへの応用のほか、バックエンド・オブ・ライン（BEOL）やウェハー裏面でのデバイス形成への活用が期待される。