- 2021/01/26 掲載
JVCケンウッド、画像信号処理IP「IPSILOS」を開発
※3:System-on-a-chipの略
<企画背景>
近年、スマートフォンに搭載されているカメラの高機能化が加速しており、当社の主力製品の一つであるドライブレコーダーも含めた映像関連機器の"高画質化"に対する市場からの要望は非常に高いものがあります。
このような市場背景において当社は、長年にわたって培ってきた"映像の高画質化"に関する知見やノウハウを生かして、これまで当社製品の高画質性能に寄与してきた独自の画像信号処理SoC「FALCONBRID」をベースに、基本性能の強化・拡張と車載用途にも応用展開が可能となるよう改良を重ねた画像信号処理IP「IPSILOS」を新たに開発しました。「IPSILOS」については当社が展開するさまざまな映像関連機器へ搭載するだけでなく、映像関連機器の高画質化を実現する技術として、スマートフォンを始めとするさまざまな市場で使用されている信号処理SoCを開発するメーカーなどへIPとして提供することも想定しています。今後はこの「IPSILOS」の開発を皮切りに、当社が保有する各種画像信号処理IP群についても他社への提供を検討するとともに、SoC開発メーカーとの開発協業により、さらなる高画質化技術の構築を図ってまいります。
<画像信号処理IP「IPSILOS」の概要>
このたび開発した「IPSILOS」は、一般にはISP(Image Signal Processor)と呼ばれる回路ブロックであり、主にセンサーモジュールからのRGB電気信号を受けY/Cビデオ信号に変換処理する信号処理の回路です。「IPSILOS」の当社製品への搭載はもちろん、回路設計データとしてIP提供、あわせて制御ドライバーソフト環境をSDK(Software Development Kit)提供することで、他社へのライセンス供与や開発協業といった幅広い用途での展開を想定しています。
これにより、半導体開発メーカーが「IPSILOS」を活用することで業界トップクラスの高画質映像を実現するSoCを容易に開発することが可能となるだけでなく、そのSoCを供給された商品開発メーカーはSDKを使って映像に関する各種パラメータを設定することにより、短期間で幅広い商品ラインナップの開発が可能となります。
<画像処理IP「IPSILOS」の仕様概要>
対応配列方式:単板RGGB Bayer方式
最大処理解像度:4480x2520@59.94p(16:9) ※水平最大4800画素まで
内部処理速度:内部合成制約400MHz
最大同時入力:FullHD@59.94p x 2ch FullHD@29.97p x 4ch
最大処理bit数:入力 24bit
出力フォーマット:YUV 4:2:2 12bit/10bit/8bit
関連タグ
関連コンテンツ
PR
PR
PR