前工程では、北海道千歳市の製造拠点「IIM」で2nm世代ロジック半導体の量産技術開発を進める。顧客の設計に必要なPDKをリリースするほか、短TAT生産システムに必要な装置、搬送システム、生産管理システムをパイロットラインに実装して検証を進める。あわせて、歩留まり向上に向けた施策を進め、欠陥密度の年度内目標の達成を目指すとしている。

　後工程では、セイコーエプソン千歳事業所内の研究開発拠点「Rapidus Chiplet Solutions」のパイロットラインを本格稼働させ、2nm世代半導体を含む2.xD、3Dパッケージの製造技術開発を進める。用途ごとに最適化した高効率・高性能のチップレットパッケージの設計やテスト技術にも取り組む。ラピダスは2025年度の実績として、日本初となる2nm GAAトランジスタ動作確認の成功や、業界初となる600mm角パネルでの有機絶縁膜RDLインターポーザ試作を行ったことも示した。


　経済産業省の資料では、今回の承認はラピダスの2026年度計画に対する追加支援の決定にあたり、同社は2027年度に2nm世代半導体の短TATパイロットラインを構築し、テストチップによる実証を進める計画だ。ラピダスは今回の承認を受け、量産開始に向けた取り組みを前工程と後工程の両面で進めるとしている。